## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-152535

(43)Date of publication of application: 16.06.1995

(51)Int.CI.

G06F 7/00

G06F 9/34

(21)Application number: 06-228977

(71)Applicant: SUN MICROSYST INC

(22)Date of filing:

31.08.1994

(72)Inventor: CMELIK ROBERT

KONG SHING

**KELLY EDMUND** 

(30)Priority

Priority number: 93 114466

Priority date: 31.08.1993


Priority country: US

### (54) MEMORY ADDRESS SPECIFYING LOGIC CIRCUIT AND MEMORY ADDRESS SPECIFYING METHOD

#### (57)Abstract:

PURPOSE: To provide an address specifying mechanism for increasing the number of memory locations usable in a computer so as to store a high order double precision number.

CONSTITUTION: An instruction is decoded and a logical address E and accuracy S are obtained. Setting is performed to the function di=0 of a physical address D in the case of 0≤i≤(log2S)-1, the setting is performed to the function di=ei of the physical address D (the function of the logical address E) in the case of log2≤i≤n-1, the setting is performed to the physical address di=ei-n in the case of n≤i≤m-1 and a register is address specified by the physical address D.



#### **LEGAL STATUS**

[Date of request for examination]

15.06.2001

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3575496

[Date of registration]

16.07.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

#### (11)特許出願公開番号

# 特開平7-152535

(43)公開日 平成7年(1995)6月16日


(51) Int.Cl. <sup>6</sup>	7.100	啟別記号	庁内整理番号	FI.	技術表示箇所
G06F	7/00 9/34	3 3 0	9188-5B	G06F	7/ 00 1 0 1 V
				審査請求	未請求 請求項の数3 FD (全 8 頁)
(21)出願番号		特願平6-228977	-	(71)出願人	591064003 サン・マイクロシステムズ・インコーポレ
(22)出顧日		平成6年(1994)8	月31日	·	ーテッド SUN MICROSYSTEMS, IN
(31)優先権主 (32)優先日 (33)優先権主	•	1 1 4, 4 6 6 1993年 8 月31日 米国(US)			CORPORATED アメリカ合衆国 94043 カリフォルニア 州・マウンテンピュー・ガルシア アヴェニュウ・2550
			,	(72)発明者	ロッパート・クメリック アメリカ合衆国 94086 カリフォルニア 州・サニーヴェイル・チュラ・ヴィスタ テラス・624
		·		(74)代理人	

# (54)【発明の名称】 メモリアドレス指定論理回路およびメモリアドレス指定方法

#### (57) 【要約】

[目的] 高次倍精度数を記憶するためにコンピュータで使用可能であるメモリロケーション数を増加するためためのアドレス指定機構を提供すること。

【構成】 命令をデコードし、論理アドレスE及び精度 Sを得て、 $0 \le i \le (l \circ g_i S) - 1$  の場合には物理 アドレスDの関数 di = 0 に設定し、 $l \circ g_i \le i \le n - 1$  の場合はに物理アドレスDの関数 di = ei (論理アドレスEの関数) に設定し、 $n \le i \le m - 1$  の場合には物理アドレス di = ei -nに設定して、物理アドレスDでレジスタをアドレス指定する。



【特許請求の範囲】

精度S (Sは2の累乗とする)を有する 【請求項1】 複数の数を処理できるプロセッサを備え、メモリロケー ションが命令アドレスフィールドで次のnビット論理ア ドレスE

【数1】

$$E = \sum_{i=0}^{n-1} e_i 2^i$$

によって指定され、各数が、次のmピット物理アドレス 10

【数2】

$$D = \sum_{i=0}^{m-1} d_i 2^i$$

によってアクセスされるS個(ここで、Sは2の累乗で ある)のメモリロケーション群に記憶され、各メモリロ ケーションには単精度数を記憶することができるコンピ ュータシステムにおいて、前記論理アドレスで前記メモ リロケーションをアドレス指定するアドレス指定論理で 20 あって、

 $0 \le i \le (log_iS) - 1$ に対して、di = 0に設定

log,S≦i≦n-1に対して、di=eiに設定する 整列論理と、

 $n \le i \le m-1$  に対して、d = e i-nに設定する拡張論 理とを備えていることを特徴とするアドレス指定論理回 路。

精度S(Sは2の累乗とする)を有する 【請求項2】 複数の数を処理できるプロセッサを備え、メモリロケー 30 ションが命令アドレスフィールドで次のnピット論理ア ドレスE

【数3】

$$E = \sum_{i=0}^{n-1} e_i 2^i$$

によって指定され、各数が、次のmビット物理アドレス D

【数4】

$$D = \sum_{i=0}^{m-1} 2^{i}$$

によってアクセスされるS個(ここで、Sは2の累乗で ある) のメモリロケーション群に記憶され、各メモリロ ケーションには単精度数を記憶することができるコンピ ュータシステムにおいて、前記論理アドレスで前記メモ リロケーションをアドレス指定する方法であって、

 $0 \le i \le (log_1S) - 1$ に対して、di = 0に設定す るステップと、

log,S≦i≦n-1に対して、di=eiに設定する

ステップと、

 $n \le i \le m-1$  に対して、d = e i-nに設定するステッ プとを有することを特徴とするアドレス指定方法。

2

精度S (ここで、Sは2の累乗である) 【請求項3】 を有する複数の数を処理でき、第1の複数の論理アドレ スEでアドレス可能である第1の複数のメモリロケーシ ョンを有するプロセッサであって、前記第1の複数の論 理アドレスの各論理アドレスはcSの形を有し(ここ で、cは、集合 {0,1,...,(r/S-1)}から得られ、rは前 記第1の複数のメモリロケーションのメモリロケーショ ン番号である)、前記第1の複数のメモリロケーション の各メモリロケーションは単精度数を記憶することがで き、前記第1の複数のメモリロケーションのメモリロケ ーションはS個の群でアドレス可能であり、前記プロセ ッサは、

複数のS-1個の追加の複数のメモリロケーションと、 各追加の複数のメモリロケーションに関連する追加の複 数の論理アドレスを使用して前記複数のS-1個の追加 の複数のメモリロケーションをアドレス指定するアドレ ス指定論理とを備え、

各追加の複数のメモリロケーションの各メモリロケーシ ョンは単精度数を記憶することができ、各追加の複数の メモリロケーションのメモリロケーションはS個の群で アドレス可能であり、 r は各追加の複数のメモリロケー ションのメモリロケーション数であり、

追加の複数の論理アドレスの i 番目の関連するものの各 アドレスは c S + i の形を有し (ここで、 i は集合 {1, 2,..., S-1} から得られる)、 アドレス指定手段が追加 の複数のレジスタに結合されていることを特徴とするプ ロセッサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、データ処理の分野に係 り、特に、高次倍精度数(higher precisionnumbers)を 記憶する際において、アドレス空間をより有効的に使用 する、コンピュータシステムのメモリロケーションへの アドレス指定に関するものである。

[0002]

【従来の技術】複数のプロセッサにより、ソースオペラ ンドに演算を施す命令が実行されて結果が得られる。ソ ースオペランドを含んでいるレジスタと結果用のデステ ィネーションレジスタを含んでいるレジスタとは、命令 ワードのアドレスフィールドで指定される。例えば、本 願の出願人であるサンマイクロ・システムズ社製のSP ARC (Scalable Processor Architecture)に基づくコ ンピュータでは、浮動小数点命令は2つまでの浮動小数 点ソースレジスタを指定し、1つの浮動小数点デスティ ネーションレジスタを指定する。

【0003】特定の計算で使用されるオペランドのアド レス指定に使用可能であるレジスタ数と、オペランドの

50

サイズとは、結果に必要とされる精度に依存する。SPARCのバージョン8のアーキテクチャでは、浮動小数点プロセッサは、32の個別のレジスタを含んでいる。それらのレジスタ各々は、32ビットの単精度オペランドを保持できる。その演算操作において高次倍精度を得るために、浮動小数点プロセッサは、16の倍精度数を記憶するためには32のレジスタから成る組を一対、又は、8つの4倍精度数を記憶するためには32のレジスタから成る組みを4つ使用する。

【0004】図1は、SPARCバージョン8の手法に 10 よるレジスタファイルのアドレス指定を示す。この例で は、倍精度オペランドは、64のビット位置を有し、2 つの整列させた浮動小数点レジスタに保持されている。 したがって、一方の倍精度数はレジスタ0及び1に、他 方の倍精度数はレジスタ2及び3に、それぞれ記憶され ている。以下同様にレジスタ対に記憶される。レジスタ の整列によって、特定の倍精度小数点数を選択するため には2つのレジスタの一方のみをアドレス指定すれば良 いこととなる。同様に、4倍精度オペランドは、128 のピット位置を有し、4つの整列された浮動小数点レジ 20 スタ (例えば、レジスタ0、1、2、3) に保持され る。これらのレジスタを相互に整列させることにより、 特定の4倍精度浮動小数点数を選択するためには、4つ のレジスタの1つのみをアドレス指定すれば良いから、 同様にアドレスピットの節約が達成される。

【0005】整列させたレジスタによる手法を使用すると、倍精度数は偶数番号のレジスタアドレスに記憶され、4倍精度数は4番目毎のレジスタアドレスに記憶される。プロセッサは、5ピットのみの命令アドレスフィールドを有しているため、5ピットを使用して16の倍精度数及び8つの4倍精度数のみをアドレス指定することができる。したがって、多数のアドレスが、倍精度演算及び4倍精度演算の何れにおいても使用されないこととなる。不使用アドレスは、従来、倍精度演算及び4倍精度演算に使用不可能である単一の桁のレジスタ位置を指定する。

【0006】これらの省略されたアドレスを使用して高 次倍精度(倍精度および拡張倍精度)数用に他のレジス タのアドレスを指定でき、併せて現在使用されている命 令セットのアドレス指定モードに対して互換性を持たせ 40 ることが望ましい。

### [0007]

【課題を解決するための手段】本発明は、高次倍精度数を記憶するためにコンピュータで使用可能なメモリロケーション数を増加する、従来のものとの互換性を有するアドレス指定機構を提供する。本発明のコンピュータシステムは、Sの倍精度(ここで、Sは2の累乗である)を処理することができるプロセッサを有する。メモリロケーションは、命令アドレスフィールドでロビットの論理アドレスEによって指定される。

【数5】

$$E = \sum_{i=0}^{n-1} e_i 2^i$$

S倍精度数のそれぞれは、mビットの物理アドレスDによってアクセスされるS個のメモリロケーション群に記憶される。

【数 6】

$$D = \sum_{i=0}^{m-1} d_i 2^i$$

各メモリロケーションは単精度数を記憶することができる。論理アドレスでメモリロケーションをアドレス指定するためのアドレス指定論理は、 $0 \le i \le (l \circ g_1S) - 1$ の場合は、di = 0に設定し、 $l \circ g_1S \le i \le n - 1$ の場合は、di = eiに設定するアライメント論理、及び、 $n \le i \le m - 1$ の場合は、di = ei-nに設定する拡張論理を含んでいる。アライメント論理は、下記の論理式により実行される。

【数7】

$$d_i = e_i \sum_{j=0}^{i} s_j \quad 0 \le i < k$$

$$d_i = e_i$$
  $k \le i < n$ 

ここで、kはプロセッサによって処理されることができる倍精度サイズであり、

【数8】

$$S = e_i \sum_{i=0}^{k-1} s_i 2^i$$

である。拡張論理は、下記の論理式により実行される。 【数 9】

$$\begin{array}{ccc} & k\text{-}1 \\ d_i = e_i\text{-}n & \sum\limits_{j=i-n+1}^{K} s_j & n \leq i \leq n\text{+}k\text{-}2, \ i < m \end{array}$$

メモリロケーションは一般的にマイクロプロセッサのレジスタである。

[00008]

【実施例】

#### 表記法及び用語法

以下の説明の大部分は、コンピュータメモリ内のビット 演算のアルゴリズム及び記号表示によって示されてい る。これらのアルゴリズム的説明及び表現は、その内容 を有効に伝えるのに当業者によって使用される手段であ る。アルゴリズムは、一般に所望の結果に導く筋の通っ たステップのシーケンスで表されている。これらのステ ップは物理量の物理操作を必要とするステップである。 上記物理量は、記憶され、転送され、組み合わされ、比

50

\_

較され、その他に処理されることができる電気的又は磁 気的信号の形である必要は必ずしもない。これらの信号 を、ビット、値、素子、記号、文字、用語、数字等とし て参照することは、共通の用法として便利である。しか しながら、これらの用語及び類似の用語の全ては、適当 な物理量に適用される単なる便宜的なラベルであること に留意すべきである。

【0009】さらに、実行される操作は、人間によって 実行される精神的操作に通常関連する加算又は比較のよ うな用語でしばしば呼ばれる。人間というオペレータの 10 能力は、本発明の一部を形成する以下に説明される操作 には、ほとんど必要ないか望まれない。動作は機械的な ものである。本発明の動作を実行する有用なマシンに は、汎用ディジタルコンピュータ又は他の同様の装置が 含まれる。全ての場合、コンピュータを操作する際の方 法操作、と計算自体の方法とは区別されるべきである。 本発明は、他の所望の物理的信号を発生するために電気 的又は他の(例えば、機械的、科学的)物理信号を処理 する際にコンピュータを操作する装置に関するものであ る。

【0010】本発明は、コンピュータで使用可能であ り、高次倍精度数記憶用のメモリロケーション数を増加 する、従来方法と互換性のあるアドレス指定機構を提供 する。特定の実施例が、本発明の徹底的な理解を与える ために示されている。しかしながら、本発明は、そのよ うな特定の詳細なしに実行され得ることは当業者に明ら かである。他の場合には、周知の素子、装置、プロセス ステップ等は、本発明を不必要に分かりにくくするのを 避けるために詳細には示されていない。

【0011】図2は、本発明の実施例で使用される命令 30 フォーマットを示す。ビット7~13は命令のオペレー ションコード(OPCODE)を指定し、ピット0~4及びピッ ト14~18は、それぞれソース1レジスタ及びソース 2 レジスタの 5 ビットのアドレスを指定する。さらに、 ビット5及び6は、命令が単精度か、倍精度か、又は4 倍精度かを指定する。

【0012】図3は、マイクロプロセッサの簡略化され たプロック図である。命令フェッチ装置202はメモリ から命令を取出す。この命令は、命令デコーダ204で デコードされ、命令で指定されるアドレスをアドレス指 40 定論理206に与える。アドレス指定論理206は、命 令レジスタアドレスを、レジスタファイル208の物理 レジスタのアクセス用に変換する。このアドレスは、レ ジスタファイル208のソース1レジスタ及びソース2 レジスタからの読出しのため、レジスタファイル208 のデスティネーションレジスタへの書込みのために使用 される。命令のビット5及び6で指定される精度は各ア **ドレスでアドレス指定されるレジスタ番号を決定する。** すなわち、単精度命令は1つのレジスタを使用して演算 し、倍精度命令は2つのレジスタで演算し、4倍精度命 50

令は一度に4つのレジスタをアクセスする。

【0013】図4は、命令で指定される論理アドレスを レジスタファイル208で使用される物理アドレスにマ ップする従来のアドレス指定論理206(SPARCバ ージョン8で提供される)を示している。物理メモリア ドレスDは、論理アドレスEと精度Sとの関数である。 メモリ整列(アラインメント)の要求に従うために、こ の従来のシステムにおける論理メモリアドレスは精度の 整数倍でなければならないので、この精度は2の累乗で ある。命令の論理メモリアドレスEは、下記の論理式に よって表されることができ、

【数10】

$$E = \sum_{i=0}^{n-1} e_i 2^i$$

レジスタに与えられる物理アドレスDは下記のようにな る。

【数11】

20

$$D = \sum_{i=0}^{m-1} d_i 2^i$$

精度Sは下記の式で表される。

【数12】

$$S = \sum_{i=0}^{k-1} s_i 2^i$$

ここで、Sは2の累乗であるため、k個のSに対する2 進表示の値 s i の一つだけが 1 である。

【0014】論理アドレス及び精度から物理アドレスを 発生するために、従来のアドレス指定論理によって実行 される関数は、基本的にメモリ整列要求の再記述である 下記の論理式で要約される。

【数13】

$$d_i = e_i \sum_{j=0}^{i} s_j \quad 0 \le i < k$$

#### $d_i = e_i$ $k \le i < n = m$

【0015】従来の技術では、物理アドレスのピット数 mは論理アドレスのビット数nに等しくなければならな い。メモリ整列の要求は、独特にアクセス可能であるメ モリ領域の数を2 "-5" に制限する。例えば、バージョ ン8のSPARCアーキテクチャの浮動小数点レジスタ ファイルの場合、単精度では32個の浮動小数点レジス タがアクセスされ、倍精度では16個の浮動小数点レジ スタが、そして4倍精度では8個の浮動小数点レジスタ がアクセスされる。n=m=5ピットの場合、論理式は 次の表1のマッピングを生じる。

【表1】

•						
ı	eį	dį				
		単 精度	倍精度.	4倍精度		
0	e()	e0	0	0		
1	e1	<b>e</b> 1	e1	0		
2	e2	e2	e2	e <sub>2</sub>		
3	e3	е3	<b>e</b> 3	eз		
4	e4	<b>e</b> 4	e4	e4 ··		
	Range (E)	(0,1,2,,31)	(0,2,4,,30)	(0,4,8,,28)		

【0016】表1は、倍長語レジスタアドレス規制子(s pecifier) の最下位ピットは、予備として0に設定され ていて、4倍長語レジスタアドレスの最下位2ピットは 0に設定されていることを示している。これは、レジス タの倍長語が、整列された対でアドレス指定され、レジ 20 スタの4倍長語は整列された4つのグループでアドレス 指定されることを保証する。

[0017] 従来のアドレス指定機構は、5ピットを使 用してアドレス指定される倍精度数及び4倍精度数の数 を制限する。論理アドレスの全て5ビットをより有効に 使用することが望ましく、倍精度レジスタセット及び4 倍精度レジスタセットの全部で32のフルセットが、従 来の整列されたアドレス及び省略されたアドレスの双方 を使用してアドレス指定されることが望ましい。高次倍 精度数の場合、命令により、整列されたアドレス及び省 30 略されたアドレスの双方を使用したアドレス指定を実行 することができなかった。そのようにすると、現レジス 夕構成を使用する機構は、データの破損を招くからであ る。

[0018] この問題に対するひとつの解決法は、各精 度に対して追加のレジスタセットを設けて、5 ピットア ドレス空間を埋め、物理レジスタをアドレス指定するた めにD=SEの形の簡単なマッピングを実行することで ある。図5にこのマッピングが、倍長語に対して示され ジスタ対をアドレス指定し、倍長語アドレス1は物理ア ドレス2で始まるレジスタ対をアドレス指定し、倍長語 アドレス2は物理アドレス4で始まるレジスタ対をアド レス指定し、以下、倍長語アドレス31が物理アドレス 62で始まるレジスタ対をアドレス指定するまで前記の ようなアドレス指定が行なわれる。4倍精度アドレス指 定の場合、論理アドレス0は物理アドレス0をアドレス 指定し、論理アドレス1は物理アドレス4をアドレス指 定し、論理アドレス2は物理アドレス8をアドレス指定 し、・・・のようにアドレス指定動作が行なわれる。

【0019】この機構における問題点は、元のレジスタ に対するアライメント要求を満足しておらず、従来のア ドレス指定機構との互換性がないことである。現命令セ ットは仕様によれば、各高次倍精度アドレスが、レジス 夕群中における高次倍精度アドレスに対応する最初の単 精度レジスタのアドレスと同一である。倍長語アドレス 2 は元のレジスタファイルの単一語アドレス 2 で始ま り、倍長語アドレス4は元のレジスタファイルの単一語 アドレス4で始まる等であり、4倍長語アドレス4は元 のレジスタファイルの単一語アドレス4で始まり、4倍 長語アドレス8は元のレジスタファイルの単一語アドレ ス8で始まる等である。図5から、この対応関係は上記 解決法には存在しないことが分かる。したがって、この 解決法の機構は、多くのソフトウェアが既に作成されて いる現仕様の命令セットと互換性がない。

8

【0020】本発明は、高次倍精度数をアドレス指定す る場合のアドレス空間の全部の使用並びに、現存のレジ スタアドレス指定機構との互換性を与えるものである。 図6は、本発明によるメモリアドレス指定を示してい る。いま、n=論理アドレスEのビット数、m=物理ア ドレスDのビット数、k=命令セットで使用可能な精度 サイズ数とする。図6は、n=5(32の元のレジス タ)、m=7 (総計128のレジスタ)、 k=3 (単精 度(1 倍長語)数、倍精度(2 倍長語)数及び4 倍精度 ている。倍長語アドレス0は物理アドレス0で始まるレ 40 - (4倍長語)数)の場合の本発明を示している。32の 元のレジスタセットの場合、本発明は、倍長語アドレス 及び4倍長語アドレスと物理レジスタとの間に、現存ア ドレス指定機構で見出されるのと同一の対応関係を維持 する。本発明は、さらに、従来の方法によっては省かれ た2倍長語アドレス及び4倍長語アドレスで、追加レジ スタをアドレス指定する。したがって、例えば、通常の アドレス指定機構では倍精度レジスタに対して省かれた 奇数番号のアドレスが追加レジスタ対をアドレス指定す るために使用できる。これによって、32の倍精度レジ スタのフルセットを、5ピット論理アドレスを使用して

アドレス指定されることが可能となる。

[0021] 本発明における論理アドレスEへの物理アドレスDのマッピングは、下記の論理式によって要約できる。

#### 【数14】

$$E = \sum_{i=0}^{n-1} e_i 2^i$$

$$D = \sum_{i=0}^{m-1} d_i 2^i$$

$$S = \sum_{i=0}^{k-1} s_i 2^i$$

ここで、 k = プロセッサに使用可能な精度サイズ数である。

【数15】

$$d_i = e_i \sum_{j=0}^{i} s_j \quad 0 \le i < k$$

di=ei k≤i<n

k-1  $d_i = e_{i-n} \sum_{\substack{j=i-n+1}} s_j$   $n \le i \le n+k-2, i < m$ 

\* 【0022】 これらの式を使用すると独特にアクセス可能レジスタ数は、S≦2\*\*の場合、2°になる。

10

【0023】 これらの上記の式は、n=5、m=7及びk=3の場合、図7の回路を使用して実施できる。本発明の方法のフローチャートは図8に示されている。

[0024] パラメータが上記の場合、上記の式は下記のようになる。

d0 = e0 s0

 $d1 = e1 \cdot (s0 + s1)$ 

10 d2 = e2 (s0 + s1 + s2) = e2

d3 = e3

d4 = e4

d5 = e0 (s1 + s2)

d6 = e1s2

【0025】さらに、他の表現では、前記上記の式は、下記のように表される。

di = 0

 $0 \le i \le (log_i S) - 1$ 

di = ei

 $l \circ g_i S \leq i \leq n-1$ 

di = ei-n

 $n \le i \le m-1$ 

20 これらの式により表2のようなアドレスマッピングが得られる。

【表2】

		dį					
i	ej	単精度	倍精度	4倍精度			
0	e0	e0	0	0			
1	e <sub>1</sub>	e1	e1	O			
2	e2	e2	e2	e2			
3	ез	e3	e3	eз			
4	e4	e4	e4	<b>e4</b>			
5		0	<b>e</b> 0	. €0			
6		0	0	e1			
	Range (E) (0,1,2,,31) (0,1,2,,31) (0,1,2,,31)						

【0026】この表2は、本発明により全5ビットアドレス空間(e0、e1、e2、e3、e4)が、2°S倍精度数をアドレス指定するために使用できることを示している。同時に、物理メモリアドレスは、従来のアドレス指定機構と互換性を維持するように整列されたままである。

【0027】本発明を好ましい実施例に関して説明したが、本発明の精神及び範囲を逸脱しない限度で種々の修※50

※正及び変更が当業者によってなされ得ることを理解すべきである。

【図面の簡単な説明】

【図1】 従来のアドレスマッピング機構を示す図である。

【図2】 本発明の実施例によって使用される命令フォーマットを示す図である。

【図3】 マイクロプロセッサのブロック図である。

[図4] 従来のアドレス指定論理を示す図である。

【図5】 アドレスフィールドの5ビット全部を使用する可能性のあるアドレスマッピング解決法を示す図である。

【図6】 本発明によるメモリアドレスマッピングを示す図である。

【図7】 本発明のアドレス指定論理の実施例を示す図である。

12
\* 【図8】 本発明のプロセスを示すフローチャート図である。

### 【符号の説明】

202 命令フェッチ装置

204 命令デコーダ

206 アドレス指定論理


208 レジスタファイル

【図1】


#### [図2]

	31 - 30	29 <u>- 25</u>	24 - 19	18 - 14	13 - 7	6 - 5	4 - 0	_
元のレジスタ	オペレーション	デステオーション	/多勒小教点	7-72	オペレーション		ソース1	
	カラル 情報	レジスタ告号	表示子	レジスタをち	3-ド	精度	レジスタ告号	
$-\frac{ \mathcal{L} }{3}$		<u></u>	L	L		L	<u> </u>	Í
4 4								
5 6 4								
18 .								
9 8 10 11 10 8								
12								[図8]
13 12 12								
115								
16 16 16 16 16								スタート
<u>   </u>  18								
20 20								
22 22 20							命令百	ナコードレ、論理 アドレスエ
24 24							及び	精度Sを得る
20 20 20 20 20 22 20 22 20 24 25 24 24 25 26 26 26 28 28 28	•						ممصسا	
28 29 28								
30 20 28								0≤1≤(log25)-1+場合、 di=0 = 設定する
<u></u>								di=0 F 以上 9 0
(抢束例)							, 	
								log2 S±1≤n-1 9 場合.
								direi n 設定する
								<u> </u>
							· ·	neiem-la場合
		[]	図3】					di = ei -n iz 設定
							Department.	
-				•		$\wedge$		<u> </u>
命令。				7 -	<del></del>	一一点		里アドレスD でレジスタを
72->ナ校置 -		y-9" <del></del>	アドレス 指皮論理	PFUZ !	ノンスタ ファイル デ		アド	レス指定する
202		204	20		208	7	-	
					Î	4 ٦		₩





[図6]




[図5]

しタレンスタ	早磷度	特特定
	0	٥
	1	
	2	1
	3	
	4	2
	5	L
	6	3
	7	
	. 8	4
	9_	L
	10	5
	11	
	12	8
	13	
	14	7
	15	l
	16	8
	17	L
	18	9
	19	l
	20	10
	21	L
	22	11
	29	
	24	12
	25	ļ
	26	13
	27	
	26	14
	29	L
	30	15
<u> </u>	31	l

イナカロレンプタ	草指度	给抗
	32	18
	93	
	34	17
	35	
	38	18
	37	
	38	19
	39	
	40	20
	41	
	42	21
	43	
	44	22
	45	
	48	23
	47	
	48	24
	49	
	50	. 25
	51	
	52	28
	53	
	54	27
	55	
	56	28
	57	
	58	29
	59	
	_60	30
	61	
•	62	31
	69	

[図7]



### フロントページの続き

(72)発明者 シン・コン

アメリカ合衆国 94025 カリフォルニア 州・メンロ パーク・オリープ ストリー ト・330 (72)発明者 エドモンド・ケリー

アメリカ合衆国 95136 カリフォルニア 州・サン ホゼ・リオ グランデ ドライ ブ・5277